第1章 處理器設計
1.1 微處理器的發展史
1.2 指令集處理器設計
1.3 處理器性能法則
1.4 指令級並行處理
1.5 小結
1.6 習題
第2章 流水綫處理器
2.1 流水綫基礎
2.2 流水綫處理器設計
2.3 深流水綫處理器
2.4 小結
2.5 習題
第3章 超標量結構
3.1 標量流水綫的局限性
3.2 從標量流水綫到超標量流水綫
3.3 超標量流水綫綜述
3.4 小結
3.5 習題
第4章 超標量技術
4.1 指令流技術
4.2 寄存器數據流技術
4.3 存儲器數據流技術
4.4 小結
4.5 習題
第5章 PowerPC 620
5.1 簡介
5.2 實驗框架
5.3 取指
5.4 指令分派
5.5 指令執行
5.6 指令完成
5.7 結論和評價
5.8 IBM POWER3和POWER4
5.9 小結
5.10 習題
第6章 Intel P6微體係結構
6.1 簡介
6.2 流水綫
6.3 按序執行的前端
6.4 亂序執行的內核
6.5 指令提交
6.6 存儲子係統
6.7 小結
6.8 習題
第7章 超標量處理器概覽
7.1 超標量微處理器的發展
7.2 對目前設計的分類
7.3 處理器介紹
第8章 高級寄存器數據流技術
8.1 簡介
8.2 值局部性和冗餘執行
8.3 非預測的值局部性利用
8.4 帶預測的值局部性利用
8.5 小結
8.6 習題
第9章 執行多綫程
9.1 介紹
9.2 共享存儲器綫程的同步
9.3 多處理機係統介紹
9.4 顯式多綫程處理器
9.5 隱式多綫程處理器
9.6 執行相同的綫程
9.7 小結
9.8 習題
· · · · · · (收起)