VHDL入門·解惑·經典實例·經驗總結——電子設計競賽·課程設計·畢業設計·指導叢書 pdf epub mobi txt 電子書 下載2025

入門篇
第1章 VHDL初探
1.1 VHDL簡介3
1.1.1 VHDL的特點3
1.1.2 設計流程4
1.1.3 初學者如何學好VHDL6
1.2 VHDL與MAX+plus II的初體驗7
1.2.1 設計輸入7
1.2.2 編譯10
1.2.3 仿真12
1.2.4 引腳圖編輯15
1.2.5 重編譯與時序仿真17
1.2.6 下載17
1.2.7 實際驗證19
第2章 VHDL入門
2.1 VHDL程序結構20
2.1.1 實體22
2.1.2 結構體24
2.1.3 庫與包的調用26
2.2 VHDL基本數據類型27
2.2.1 VHDL預定義數據類型27
2.2.2 IEEE預定義標準邏輯位與矢量31
2.2.3 用戶自定義的數據類型32
2.3 VHDL數據對象32
2.3.1 信號33
2.3.2 變量36
2.3.3 常數37
2.4 VHDL運算符38
2.4.1 算術運算符39
2.4.2 並置運算符39
2.4.3 關係運算符40
2.4.4 邏輯運算符40
2.5 VHDL並行語句41
2.5.1 並行信號賦值語句43
2.5.2 進程語句47
2.6 VHDL順序語句54
2.6.1 賦值語句54
2.6.2 流程控製語句56
第3章 狀態機在VHDL中的實現
3.1 Moore狀態機的VHDL描述63
3.2 Mealy狀態機的VHDL描述69
3.3 狀態機的容錯設計72
第4章 係統層次化設計
4.1 層次化設計的概念74
4.2 在MAX+plus II中實現層次化設計75
4.2.1 元件重用75
4.2.2 多層次設計的實現79
第5章 係統層次化設計進階
5.1 元件例化81
5.2 程序包84
5.3 類屬映射86
解惑篇
第6章 初學者常見問題解答
6.1 關於設計方法91
6.2 關於信號與變量93
6.3 關於順序語句的順序性96
6.4 關於仿真與綜閤99
6.5 關於MAX+plus II100
實例篇
第7章 常用電路的VHDL程序
7.1 分頻電路105
7.1.1 偶數倍分頻105
7.1.2 奇數倍分頻107
7.2 七段數碼管驅動電路108
7.2.1 並行連接的七段數碼管驅動程序109
7.2.2 串行連接的七段數碼管驅動程序113
7.3 鍵盤掃描電路115
7.4 鍵盤消抖電路121
7.5 同步整形電路122
7.6 三態緩衝器125
7.7 SRAM控製電路126
7.7.1 SRAM UT62256的讀/寫時序說明127
7.7.2 用CPLD/FPGA控製SRAM的讀/寫130
7.8 Flex10K10內部RAM的讀/寫132
第8章 交通燈控製器
8.1 任務書136
8.2 參考設計137
8.2.1 係統框圖137
8.2.2 計數器的設計138
8.2.3 控製器的設計139
8.2.4 分位譯碼電路的設計141
8.2.5 頂層文件元件連接圖143
8.3 練習題143
8.3.1 用狀態機實現交通燈控製器143
8.3.2 計時秒錶143
第9章 乒乓遊戲機
9.1 任務書144
9.2 參考設計145
9.2.1 係統框圖145
9.2.2 狀態機的設計146
9.2.3 記分器的設計152
9.2.4 頂層文件元件連接圖153
9.3 練習題154
9.3.1 乒乓遊戲機功能擴展要求154
9.3.2 經典數學遊戲——過河154
9.3.3 3層電梯控製器154
第10章 數字頻率計
10.1 任務書156
10.2 頻率與周期的測量原理157
10.2.1 測頻的原理157
10.2.2 測周期的原理158
10.3 參考設計158
10.3.1 係統框圖158
10.3.2 狀態機的設計160
10.3.3 計數器的設計165
10.3.4 頂層文件元件連接圖168
10.4 練習題169
10.4.1 洗衣機控製器169
10.4.2數字鍾170
第11章 自動打鈴係統
11.1 任務書171
11.2 參考設計172
11.2.1 係統框圖172
11.2.2 狀態機的設計173
11.2.3 計時/調時模塊的設計179
11.2.4 打鈴時間設定模塊的設計181
11.2.5 打鈴長度設定模塊的設計183
11.2.6 顯示控製及打鈴控製模塊的設計184
11.2.7 其他模塊的設計188
11.2.8 頂層文件元件連接圖191
11.3 練習題192
第12章 WCDMA短碼生成器
12.1 任務書194
12.2 參考設計195
12.3 練習題204
第13章 Franaszek編/譯碼器
13.1 任務書206
13.2 參考設計207
13.2.1 總體方案設計207
13.2.2 狀態機的設計209
13.2.3 LPM_ROM的配置213
13.2.4 緩存控製器的設計214
13.2.5 頂層文件波形仿真218
13.3 練習題219
經驗篇
第14章 VHDL的綜閤
14.1 LOOP語句的綜閤224
14.2 進程的綜閤225
14.2.1 可綜閤的進程格式225
14.2.2 進程綜閤結果的討論227
14.3 VHDL可綜閤編程的一般規則229附錄AVHDL保留字
附錄B常用語法
附錄CIEEE庫中ARITH程序包聲明
附錄DIE
· · · · · · (收起)