第一篇 x86基礎
第1章 數與數據類型 2
1.1 數 2
1.1.1 數字 2
1.1.2 二進製數 3
1.1.3 二進製數的排列 3
1.1.4 十六進製數 5
1.1.5 八進製數與十進製數 5
1.2 數據類型 6
1.2.1 integer數 6
1.2.2 floating-point數 9
1.2.3 real number（實數）與NaN（not a number） 11
1.2.4 unsupported編碼值 14
1.2.5 浮點數精度的轉換 15
1.2.6 浮點數的溢齣 17
1.2.7 BCD碼 20
1.2.8 SIMD數據 21
第2章 x86/x64編程基礎 23
2.1 選擇編譯器 23
2.2 機器語言 24
2.3 Hello world 25
2.3.1 使用寄存器傳遞參數 26
2.3.2 調用過程 27
2.3.3 定義變量 27
2.4 16位編程、32位編程，以及64位編程 28
2.4.1 通用寄存器 28
2.4.2 操作數大小 30
2.4.3 64位模式下的內存地址 30
2.4.4 內存尋址模式 31
2.4.5 內存尋址範圍 34
2.4.6 使用的指令限製 34
2.5 編程基礎 34
2.5.1 操作數尋址 35
2.5.2 傳送數據指令 39
2.5.3 位操作指令 45
2.5.4 算術指令 47
2.5.5 CALL與RET指令 48
2.5.6 跳轉指令 48
2.6 編輯與編譯、運行 48
第3章 編寫本書的實驗例子 50
3.1 實驗的運行環境 50
3.2 生成空白的映像文件 52
3.2.1 使用nasm編譯器生成 52
3.2.2 使用bximage工具 52
3.3 設置bochs配置文件 53
3.4 源代碼的基本結構 54
3.5 編譯源代碼 55
3.6 映像文件內的組織 55
3.7 使用merge工具 56
3.7.1 merge的配置文件 57
3.7.2 執行merge命令 57
3.8 使用U盤啓動真實機器 58
3.8.1 使用merge工具寫U盤 58
3.8.2 使用hex編輯軟件寫U盤 59
3.9 編寫boot代碼 60
3.9.1 LBA轉換為CHS 62
3.9.2 測試是否支持int 13h擴展功能 63
3.9.3 使用int 13h擴展讀磁盤 64
3.9.4 最後看看load_module() 64
3.10 總結 66
第4章 處理器的身份 67
4.1 測試是否支持CPUID指令 67
4.2 CPUID指令的術語及錶達 68
4.3 基本信息與擴展信息 68
4.4 處理器的型號（family,model與stepping） 72
4.5 最大的物理地址和綫性地址 73
4.6 處理器擴展狀態信息 74
4.6.1 探測Processor Extended State子葉 75
4.6.2 Processor Extended State子葉所需內存size 76
4.6.3 Processor Extended State的保存 77
4.6.4 Processor Extended State的恢復 78
4.7 處理器的特性 78
4.8 處理器的Cache與TLB信息 80
4.9 MONITOR/MWAIT信息 83
4.10 處理器的long mode 84
第5章 瞭解Flags 85
5.1 Eflags中的狀態標誌位 86
5.1.1 signed數的運算 86
5.1.2 unsigned數的運算 89
5.2 IOPL標誌位 90
5.3 TF標誌與RF標誌 93
5.4 NT標誌 95
5.5 AC標誌 96
5.6 VM標誌 98
5.7 eflags寄存器的其他事項 99
第6章 處理器的控製寄存器 101
6.1 CR8 102
6.2 CR3 103
6.3 CR0 104
6.3.1 保護模式位PE 104
6.3.2 x87 FPU單元的執行環境 104
6.3.3 CR0.PG控製位 108
6.3.4 CR0.CD與CR0.NW控製位 108
6.3.5 CR0.WP控製位 110
6.3.6 CR0.AM控製位 110
6.4 CR4 110
6.4.1 CR4.TSD與CR4.PCE控製位 110
6.4.2 CR4.DE與CR4.MCD控製位 111
6.4.3 CR4.OSFXSR控製位 111
6.4.4 CR4.VMXE與CR4.SMXE控製位 111
6.4.5 CR4.PCIDE與CR4.SMEP控製位 112
6.4.6 CR4.OSXSAVE控製位 113
6.4.7 CR4中關於頁的控製位 113
6.5 EFER擴展功能寄存器 114
第7章 MSR 116
7.1 MSR的使用 116
7.2 MTRR 117
7.2.1 Fixed-range區域的映射 118
7.2.2 MTRR的功能寄存器 120
7.3 MSR中對特殊指令的支持 124
7.3.1 支持sysenter/sysexit指令的MSR 125
7.3.2 支持syscall/sysret指令的MSR 126
7.3.3 支持swapgs指令的MSR 127
7.3.4 支持monitor/mwait指令的MSR 128
7.4 提供processor feature管理 129
7.5 其他未列齣來的MSR 129
7.6 關於MSR一些後續說明 129
第二篇 處理器的工作模式
第8章 實地址模式 132
8.1 真實的地址 132
8.2 real mode的編址 132
8.3 real mode的狀態 133
8.4 段基址的計算 134
8.5 第1條執行的指令 134
8.6 實模式下的執行環境 135
8.7 實模式下的IVT 135
8.8 突破64K段限 136
8.9 A20地址綫 137
第9章 SMM係統管理模式探索 138
9.1 進入SMM 138
9.2 SMM的運行環境 141
9.2.1 SMRAM區域 141
9.2.2 SMM執行環境的初始化 143
9.2.3 SMM下的operand與address 144
9.2.4 SMM下的CS與EIP 144
9.2.5 SMM下的SS與ESP 145
9.3 SMM裏的中斷 145
9.4 SMI的Back-to-Back響應 147
9.5 SMM裏開啓保護模式 147
9.6 SMM的版本 148
9.7 I/O指令的重啓及Halt重啓 151
9.8 SMM的退齣 152
9.9 SMBASE的重定位 153
9.10 SMI處理程序的初始化 154
9.11 SMM的安全 156
9.11.1 芯片組的控製 156
9.11.2 處理器對SMRAM空間的限製 158
9.11.3 cache的限製 160
9.12 測試SMI處理程序 161
第10章 x86/x64保護模式體係（上） 163
10.1 x86/x64的權限 164
10.2 保護模式下的環境 164
10.2.1 段式管理所使用的資源 165
10.2.2 paging分頁機製所使用的資源 165
10.3 物理地址的産生 166
10.4 段式管理機製 167
10.4.1 段式內存管理 168
10.4.2 段式的保護措施 168
10.5 段式管理的數據結構 169
10.5.1 Segment Selector（段選擇子） 169
10.5.2 Descriptor Table（描述符錶） 172
10.5.3 Segment Selector Register（段寄存器） 174
10.5.4 Segment Descriptor（段描述符） 175
10.5.5 LDT描述符與LDT 258
10.6 開啓保護模式 260
10.6.1 初始化GDT 260
10.6.2 初始化IDT 262
10.6.3 切換到保護模式 263
第11章 x86/x64保護模式體係（下） 265
11.1 物理頁麵 265
11.1.1 處理器的最高物理地址（MAXPHYADDR） 266
11.1.2 物理頁麵的大小 267
11.1.3 頁轉換模式（Paging Mode） 268
11.2 paging機製下使用的資源 270
11.2.1 寄存器 270
11.2.2 CPUID查詢leaf 270
11.2.3 寄存器的控製位 271
11.2.4 頁轉換錶資源 272
11.3 32位paging模式（non-PAE模式） 273
11.3.1 CR3結構 274
11.3.2 32位paging模式下的PDE結構 275
11.3.3 使用32位paging 279
11.4 PAE paging模式 282
11.4.1 在Intel64下的CR3與PDPTE寄存器 283
11.4.2 在AMD64下的CR3 285
11.4.3 PAE paging模式裏的PDPTE結構 286
11.4.4 PAE paging模式裏的PDE結構 286
11.4.5 PAE paging模式裏的PTE結構 288
11.4.6 使用和測試PAE paging模式 288
11.4.7 使用和測試Execution Disable功能 292
11.5 IA-32e paging模式 297
11.5.1 IA-32e paging模式下的CR3 299
11.5.2 IA-32e paging模式下的PML4E結構 302
11.5.3 IA-32e paging模式下的PDPTE結構 302
11.5.4 IA-32e paging模式下的PDE結構 303
11.5.5 IA-32e paging模式下的PTE結構 304
11.5.6 SMEP機製 304
11.5.7 使用IA-32e paging模式 308
11.6 TLB與Cache 314
11.6.1 TLB 315
11.6.2 Paging-Structure Cache 328
11.7 page的內存cache類型 335
11.7.1 PAT（Page Attribute Table） 335
11.7.2 PAT MSR 337
11.7.3 各級table entry的PCD及PWT標誌 337
11.8 頁的保護措施 338
11.8.1 訪問權限位U/S的檢查 338
11.8.2 讀/寫權限位R/W的檢查 339
11.8.3 執行權限位XD的檢查 339
11.8.4 缺頁保護P標誌位的檢查 340
11.8.5 保留位的檢查 341
第12章 Long-mode 342
12.1 x64體係的設計原則 343
12.2 開啓long-mode 344
12.2.1 檢測處理器是否支持long-mode 344
12.2.2 EFER寄存器 345
12.2.3 進入long-mode的必要條件 346
12.3 退齣long-mode 350
12.4 long-mode的執行環境 352
12.4.1 處理器模式的判斷 352
12.4.2 64位模式下的段描述符 353
12.4.3 Long-mode的gate描述符 353
12.4.4 Long-mode的描述符錶結構 355
12.4.5 Long-mode模式的段寄存器 356
12.4.6 Long-mode的paging機製 357
12.5 long-mode的指令環境 358
12.5.1 64位模式的操作數 358
12.5.2 64位模式下的無效指令 360
12.5.3 64位模式下的尋址模式 361
12.6 64位模式與compatibility模式編程 363
12.6.1 64位模式切換到compatibility模式 363
12.6.2 compatibility模式切換到64位模式 363
12.6.3 利用compatibility模式執行legacy的庫函數 364
第三篇 調試與性能監控
第13章 斷點調試 370
13.1 Single-Step單步調試模式 370
13.2 Breakpoint調試模式 371
13.3 Memory和I/O地址調試模式 372
13.3.1 斷點寄存器DR0～DR3 372
13.3.2 狀態寄存器DR6 372
13.3.3 控製寄存器DR7 373
13.3.4 Fault與Trap類型的debug異常 375
13.3.5 General Detect産生的#DB異常 375
13.3.6 執行斷點指令産生的#DB異常 377
13.3.7 訪問數據斷點産生的#DB異常 386
13.3.8 訪問I/O斷點産生的#DB異常 390
13.3.9 任務切換時産生的Trap調試異常 392
第14章 分支記錄 394
14.1 檢測處理器的傢族和型號 395
14.2 初識Branch Record 395
14.2.1 記錄存放的地方 395
14.2.2 記錄的形式 396
14.2.3 何時進行記錄 396
14.3 IA32_DEBUGCTL寄存器 396
14.3.1 配置Branch trace record的存放 398
14.3.2 CPL-qualified branch record（受CPL限製的BTS） 399
14.3.3 凍結監控 400
14.4 LBR stack 402
14.4.1 FROM_IP與TO_IP寄存器 402
14.4.2 IA32_LASTBRANCH_TOS寄存器 404
14.4.3 LBR stack的使用 405
14.5 使用LBR捕捉branch trace 405
14.6 #DB異常下的LBR 419
14.7 IA-32e模式下的LBR stack 421
14.8 使用Single-step on branch功能 428
14.9 BTS（Branch Trace Store）機製 429
14.9.1 檢測DS（Debug Store）是否支持 430
14.9.2 Debug store 64位格式 431
14.9.3 檢測BTS（Branch Trace Store）機製是否可用 431
14.9.4 檢測PEBS（Precise Event Based Sampling）機製是否可用 432
14.9.5 Debug Store存儲區域 432
14.9.6 設置DS存儲區域 439
14.9.7 使用環形迴路BTS buffer 443
14.9.8 使BTS buffer産生DS中斷 447
14.9.9 過濾BTS記錄 459
14.9.10 64位模式下的BTS機製 463
第15章 性能監控 469
15.1 性能監控機製 469
15.2 Performance monitoring機製的版本 470
15.2.1 確定處理器所支持的功能 471
15.2.2 IA32_PMCx寄存器在各版本中的數量 472
15.2.3 IA32_PMCx寄存器的寬度 472
15.2.4 預定義的event 473
15.3 Nehalem架構下的性能監控機製 474
15.3.1 物理資源 474
15.3.2 counter（計數器） 475
15.3.3 開啓計數器 476
15.3.4 全局控製器 476
15.3.5 通用計數控製器 477
15.3.6 固定用途計數控製器 478
15.3.7 全局狀態寄存器 480
15.3.8 全局溢齣控製器 481
15.3.9 使用Performance monitoring的例子 481
15.3.10 在PMI中凍結計數器 486
15.4 PEBS（Precise Event Based Sampling）機製 489
15.4.1 PEBS buffer 490
15.4.2 PEBS中斷 493
15.4.3 PEBS事件 496
15.4.4 PEBS的觸發 497
15.4.5 PEBS記錄的報告 498
15.4.6 PEBS buffer滿時中斷 504
15.4.7 多個PMI觸發 510
15.4.8 Load latency監控機製 521
15.5 使用Fixed計數器 525
15.6 Time-stamp counter與clock 528
15.6.1 Invariant TSC 529
15.6.2 讀取TSC值 530
15.6.3 Clock per instruction 531
第四篇 中斷體係
第16章 中斷與異常處理 538
16.1 Interrupt Source（中斷源） 539
16.1.1 硬件中斷 539
16.1.2 軟件中斷 540
16.2 Exception Source（異常源） 540
16.3 Exception的恢復 541
16.4 中斷vector 544
16.5 中斷的屏蔽 545
16.5.1 可屏蔽的中斷 545
16.5.2 不可屏蔽的中斷 547
16.6 IDTR寄存器 548
16.7 IVT（Interrupt Vector Table） 549
16.8 IDT（Interrupt Descriptor Table） 550
16.9 gate描述符 551
16.9.1 legacy保護模式下的Interrupt-gate與Trap-gate描述符 551
16.9.2 IA-32e模式下的Interrupt-gate與Trap-gate描述符 552
16.9.3 Task-gate描述符 552
16.10 軟件上的中斷/異常處理流程 553
16.10.1 處理器對gate描述符和code描述符的檢查 553
16.10.2 權限的檢查 556
16.10.3 權限處理的三種情形 557
16.10.4 第1種情形：同級調用 558
16.10.5 第2種情形：權限及stack的切換 559
16.10.6 第3種情形：conforming代碼段 566
16.10.7 Eflags標誌位的處理 567
16.10.8 執行中斷/異常處理程序 567
16.11 中斷/異常調用中的任務切換 567
16.12 中斷/異常調用返迴 568
16.12.1 返迴時的任務切換 568
16.12.2 IRET指令的operand size 568
16.12.3 IRET指令返迴前的檢查 571
16.12.4 返迴到低權限級彆時 573
16.12.5 同級返迴 578
16.13 錯誤碼 579
第17章 8259中斷控製器 582
17.1 8259結構 583
17.1.1 IRQ的優先級 584
17.1.2 中斷請求狀態 584
17.1.3 中斷服務狀態 584
17.1.4 中斷屏蔽狀態 585
17.1.5 中斷響應過程 586
17.2 8259編程 587
17.2.1 8259寄存器I/O地址 587
17.2.2 8259初始化 588
17.2.3 8259的操作字 592
17.2.4 設置edge和level觸發模式 596
第18章 Local APIC體係 597
18.1 APIC體係概述 597
18.1.1 local APIC接收到的中斷源 598
18.1.2 APIC體係的版本 600
18.2 使用local APIC 600
18.2.1 檢測local APIC版本 600
18.2.2 開啓和關閉local APIC 601
18.3 local APIC寄存器 604
18.3.1 local APIC寄存器地址 604
18.3.2 local APIC寄存器列錶 606
18.4 local APIC ID 609
18.4.1 local APIC ID寄存器 609
18.4.2 APIC ID在multi-threading處理器下 610
18.4.3 multi-threading技術的使用 617
18.4.4 multi-threading處理器編程 627
18.5 local APIC版本寄存器 633
18.6 LVT寄存器 634
18.7 ICR（Interrupt Command Register） 635
18.8 LVT寄存器及ICR的設置 636
18.8.1 delivery mode的設置 636
18.8.2 trigger模式的設置 637
18.9 中斷vector及priority 637
18.9.1 local interrupt的vector設置 637
18.9.2 有效的vector值 638
18.9.3 local interrupt的優先級 638
18.9.4 在64位模式下的優先級 640
18.10 處理器的IPI機製 641
18.10.1 IPI消息對象 641
18.10.2 使用physical目標模式 641
18.10.3 使用logical目標模式 645
18.10.4 多處理器的初始化與編程 648
18.11 local APIC的中斷處理 659
18.11.1 檢查目標 660
18.11.2 IRR和ISR仲裁 661
18.11.3 發送EOI命令 663
18.12 APIC timer 663
18.13 錯誤處理 666
18.14 LINT0與LINT1 669
18.14.1 LINT0與LINT1寄存器 670
18.14.2 從LINT0屏蔽外部中斷請求 672
18.14.3 從LINT1屏蔽NMI 673
18.15 Performance Monitoring 675
第19章 I/O APIC 679
19.1 I/O APIC寄存器 680
19.1.1 direct register（直接寄存器） 680
19.1.2 indirect register（間接寄存器） 682
19.1.3 I/O APIC的IRQ 684
19.1.4 I/O APIC的中斷處理 685
19.2 使用HPET（高精度定時器） 688
19.2.1 HPET寄存器基址 688
19.2.2 HPET的工作原理 689
第五篇 浮點與SIMD指令環境
第20章 x87 FPU單元與MMX技術 698
20.1 x87 FPU執行環境 699
20.1.1 x87 FPU 數據寄存器 700
20.1.2 x87 FPU的stack結構 701
20.1.3 x87 FPU狀態寄存器 710
20.2 x87 FPU的異常 718
20.2.1 status寄存器的異常標誌位 719
20.2.2 異常的屏蔽 720
20.2.3 #IS與#IA異常 720
20.2.4 #D異常 722
20.2.5 #Z異常 723
20.2.6 #O與#U異常 723
20.2.7 捨入 727
20.3 x87 FPU的異常處理機製 729
20.3.1 默認處理方法 730
20.3.2 unmasked下的異常 732
20.3.3 使用native模式 732
20.3.4 使用DOS compatibility模式 739
20.4 MMX指令環境 742
20.4.1 MMX寄存器 742
20.4.2 64位SIMD整數運算 743
20.4.3 MMX指令的比較操作 746
20.4.4 MMX指令的unpack操作 746
20.4.5 x87 FPU與MMX混閤編程 747
20.5 x87 FPU與MMX的狀態 748
20.5.1 x87 FPU環境信息的保存 748
20.5.2 使用FSAVE/FNSAVE指令 749
20.5.3 MMX寄存器的保存 750
20.6 x87 FPU與MMX環境的設置 750
20.6.1 為任務切換設置環境 751
20.6.2 x87 FPU與MMX環境的推薦設置 758
第21章 SSE係列指令環境 759
21.1 處理器的資源 760
21.1.1 處理器對SSE指令的支持 761
21.1.2 128位的XMM寄存器 762
21.1.3 MXCSR 762
21.1.4 SIMD數據類型 765
21.2 SSE係列指令的異常 765
21.2.1 異常的屏蔽 766
21.2.2 numeric異常的處理 769
21.3 SSE係列指令的操作 771
21.3.1 packed數據的運算 772
21.3.2 scalar數據的運算 772
21.3.3 Horizontal的運算 773
21.3.4 MOV與load/store操作 773
21.3.5 shuffle操作 774
21.3.6 unpack操作 777
21.3.7 blend操作 777
21.3.8 insert操作 778
21.3.9 extract操作 780
21.3.10 compare操作 781
21.3.11 logical操作 783
21.3.12 convert操作 785
21.3.13 string處理指令 788
21.4 SSE係列指令操作環境 800
21.4.1 SSE係列指令支持 800
21.4.2 SSE係列指令State信息 801
21.4.3 SSE係列指令環境的設置 805
21.4.4 x87 FPU/MMX與SSE環境的延時切換 807
附錄A 參考資料 808
附錄B 實驗清單 809
· · · · · · (
收起)
