译者序
原书序
第1章 FPGA设计成功的最佳实践 1
1.1引言
第2章 项目管理 4
2.1 项目管理的作用
2.1.1 项目管理的阶段
2.1.2 项目持续时间的估算
2.1.3 计划
第3章 设计说明书 7
3.1 设计说明书：沟通是成功的关键
3.1.1 高级功能说明书
3.1.2 功能设计说明书 8
第4章 资源调查 12
4.1 引言
4.2 工程资源
4.3 第三方IP 13
4.4 FPGA器件选择 13
4.4.1 FPGA器件的特殊功能
4.4.2 FPGA的规模选型 21
4.4.3 速度需求 22
4.4.4 引脚 23
4.4.5 功耗
4.4.6 IP的可用性
4.4.7 器件的可用性
4.4.8 小结
第5章 设计环境 25
5.1 引言
5.2 脚本化环境
5.3 与版本控制软件的交互 26
5.4 问题跟踪系统的使用 27
5.5 回归测试系统
5.6 如何升级FPGA设计工具的版本 27
5.7 FPGA设计环境中常用的工具 28
第6章 电路板设计 30
6.1 FPGA器件给电路板设计带来的挑战
6.2 工程师的角色和职责 31
6.2.1 FPGA工程师
6.2.2 PCB设计工程师
6.2.3 信号完整性设计工程师 32
6.3 功耗和散热问题 33
6.3.1 滤除电源噪声 33
6.3.2 电源分配 34
6.4 信号的完整性
6.4.1 信号完整性问题的类型
6.4.2 电磁干扰 35
6.5 FPGA引脚分配的设计流程 36
6.5.1 流程1：由FPGA设计师主动
6.5.2 流程2：由电路板设计师主动 38
6.5.3 FPGA设计师和电路板设计师如何进行引脚改动的沟通 39
6.6 电路板设计的审查要点
第7章 功耗和热分析 41
7.1 引言
7.2 功耗的基本要素
7.2.1 静态功耗
7.2.2 动态功耗
7.2.3 输入/输出功耗 42
7.2.4 浪涌电流
7.2.5 配置功耗
7.3 准确估计功耗的关键因素
7.3.1 FPGA电路的准确功耗模型 43
7.3.2 每个信号的准确数据切换率
7.3.3 准确的运行条件
7.3.4 资源利用 44
7.4 设计周期早期的功耗估计（电源规划） 45
7.5 基于仿真的功耗估计（设计的功耗验证） 46
7.5.1 局部仿真 48
7.6 功耗估计的最佳实践方法
第8章 RTL代码设计 50
8.1 介绍
8.2 常用术语
8.3 对有ASIC设计背景的工程师的建议 52
8.4 推荐的FPGA设计规范 52
8.4.1 同步与异步
8.4.2 全局信号
8.4.3 专用硬件组件 53
8.4.4 低层次设计原语的使用 54
8.4.5 亚稳态的管理 55
8.5 编写高效的HDL代码 55
8.5.1 什么事最好的硬件设计语言 56
8.5.2 良好的设计习惯 57
8.5.3 可综合的HDL 62
8.6 RTL设计的分析 73
8.6.1 综合报告
8.6.2 综合警告 74
8.6.3 电路方块图的浏览
8.7 RTL设计要点总结 75
第9章 IP及设计重用 7
9.1 引言
9.2 IP重用的需求
9.2.1 IP重用的好处
9.2.2 开发可重用设计方法学面临的困难 78
9.3 设计还是购买 79
9.4 构建可重用的IP 80
9.4.1 设计说明书
9.4.2 实施方法
9.4.3 标准接口的使用 82
9.5 IP组件库软件包 83
9.5.1 IP说明书
9.5.2 用户接口 84
9.5.3 与系统集成工具的兼容性 85
9.5.4 IP的安全性 86
9.6 IP重用的检查清单 87
第10章 硬件到软件的接口 88
10.1 软件接口
10.2 寄存器地址映射表的定义
10.3 寄存器地址映射表的使用
10.3.1 IP的选择
10.3.2 软件工程师的接口
10.3.3 RTL工程师的接口 89
10.3.4 接口的验证
10.3.5 文档 90
10.4 小结
第11章 功能验证 91
11.1 简介
11.2 功能验证面临的挑战
11.3 有关验证的术语 92
11.4 RTL仿真和门级仿真的对比 93
11.5 验证方法学
11.6 克服复杂性
11.6.1 设计和测试的模块化
11.6.2 规划预期操作 94
11.6.3 应对意外状态的计划
11.7 功能覆盖
11.7.1 定向测试 95
11.7.2 随机动态仿真
11.7.3 受约束的随机测试 95
11.7.4 SystemVerilog用于设计和验证 96
11.7.5 通用测试平台方法 97
11.7.6 自验证测试平台
11.7.7 形式化等价性验证 98
11.8 代码覆盖度 99
11.9 质量评价（QA）测试
11.9.1 功能回归测试
11.9.2 可重用IP的图形界面（GUI）测试 100
11.10 硬件互操作性测试 100
11.11 软/硬件协同验证
11.11.1 加快投片的准备
11.12 功能验证清单
第12章 时序收敛 102
12.1 时序收敛的难点
12.2 时序分配和时序分析的重要性
12.2.1 时序分析的背景 103
12.2.2 时序分析的基础
12.3 实现时序收敛目标的方法学 108
12.3.1 制定FPGA器件系列
12.3.2 设计规划 109
12.3.3 早期时序估计 113
12.3.4 CAD工具设置 114
12.4 常见的时序收敛问题 120
12.4.1 缺失时序约束
12.4.2 时序约束发生冲突 121
12.4.3 高扇出寄存器
12.4.4 只差一点就能满足时序
12.4.5 不宜过早设置位置约束
12.4.6 冗长的编译时间 122
12.5 设计规划、实现、优化和时序收敛清单
第13章 系统在线调试 123
13.1 系统在线调试的难点
13.2 规划
13.3 调试方法 124
13.3.1 利用引脚调试
13.3.2 片内逻辑分析仪 125
13.3.3 调试逻辑的使用 127
13.3.4 外部逻辑分析仪 128
13.3.5 编辑存储器的内容
13.3.6 利用软核处理器进行调试 130
13.4 使用举例
13.4.1 上电调试
13.4.2 收发接口调试
13.4.3 系统性能报告 131
13.4.4 软核处理器调试 132
13.5 系统在线调试核对清单 133
第14章 设计的签收 134
14.1 设计签收过程
14.2 设计签收之后
审校者后记 135
索引 136
· · · · · · (收起)