第1章 邏輯設計基本原理簡介 1.1 組閤邏輯電路 1.2 布爾代數與代數式的化簡 1.3 卡諾圖 1.3.1 用卡諾圖中嵌入的變量進行化簡 1.4 用與非門和或非門進行設計 1.5 組閤電路中的冒險 1.6 觸發器和鎖存器 1.7 MEALY時序電路設計 1.7.1 MEALY時序電路設計例子1：序列檢測器 1.7.2 MEALY時序電路設計例子2：BCD碼?餘3碼轉換器 1.8 MOORE時序電路設計 1.8.1 MOORE電路例子1：序列檢測器 1.8.2 MOORE電路設計例子2：非歸零碼-曼徹斯特碼轉換器 1.9 等價狀態和狀態錶化簡 1.10 時序電路的時序 1.10.1 傳輸延遲、建立時間和保持時間 1.10.2 最大時鍾工作頻率 1.10.3 時序條件 1.10.4 時序電路中的毛刺 1.10.5 同步設計 1.11 三態邏輯和總綫 習題第2章 VHDL簡介 2.1 計算機輔助設計 2.2 硬件描述語言 2.2.1 如何學習一種語言 2.3 組閤邏輯電路的VHDL描述 2.4 VHDL模塊 2.4.1 四位全加器 2.4.2 BUFFER模式的使用 2.5 順序語句和進程語句 2.6 用進程語句模擬觸發器 2.7 含有WAIT語句的進程 2.8 兩種VHDL延遲：傳輸延遲和慣性延遲 2.9 VHDL代碼的編譯、仿真與綜閤 2.9.1 多進程仿真 2.10 VHDL數據類型和運算符 2.10.1 數據類型 2.10.2 VHDL語言的運算符 2.11 簡單綜閤示例 2.12 多路選擇器的VHDL設計 2.12.1 並發語句的使用 2.12.2 進程的使用 2.13 VHDL語言的庫 2.14 用VHDL進程語句模擬寄存器和計數器 2.15 VHDL的行為和結構描述方式 2.15.1 時序機建模 2.16 變量、信號和常數 2.16.1 常數 2.17 數組 2.17.1 矩陣 2.18 VHDL中的循環語句 2.19 ASSERT和REPORT語句 習題第3章 可編程邏輯器件簡介 3.1 可編程邏輯器件簡介 3.2 簡單可編程邏輯器件 3.2.1 隻讀存儲器 3.2.2 可編程邏輯陣列 3.2.3 可編程陣列邏輯 3.2.4 可編程邏輯器件/通用陣列邏輯 3.3 復雜可編程邏輯器件 3.3.1 CPLD示例：XILINX公司的COOLRUNNER係列芯片 ……第4章 設計舉例第5章 SM圖與微程序第6章 FPGA設計實例第7章 浮點數算數第8章 VHDL語言的高級議題第9章 RISC微處理器設計第10章 硬件測試和可測試性設計第11章 設計實例補充附錄A VHDL語言小結附錄B IEEE標準庫附錄C TEXTIO包集閤附錄D 專題設計項目索引參考文獻
· · · · · · (收起)