《VerilogHDL數字係統設計與驗證》全麵介紹如何使用Verilog HDL進行數字電路設計、仿真和驗證。全書共分為VerilogHDL語法基礎與基本電路單元設計、係統設計與驗證和附錄三個組成部分。《VerilogHDL數字係統設計與驗證》以Verilog-1995和Verilog-2001標準為基礎，重視電路仿真與驗證，緊密結閤設計實踐，可以幫助讀者掌握規範的電路設計方法。書中大量的例題可直接用於讀者的設計實踐，具有良好的參考價值。
《VerilogHDL數字係統設計與驗證》適閤通信工程、電子工程及相關專業的高年級本科生、碩士生作為教材使用，同時也可供進行集成電路設計和可編程邏輯器件設計的工程師參考使用。
具體描述
讀後感
評分
評分
評分
評分
評分
用戶評價
评分
评分
评分
评分
评分
相關圖書
本站所有內容均為互聯網搜索引擎提供的公開搜索信息，本站不存儲任何數據與內容，任何內容與數據均與本站無關，如有需要請聯繫相關搜索引擎包括但不限於百度，google,bing,sogou 等
© 2025 qciss.net All Rights Reserved. 小哈圖書下載中心 版权所有