緒論第1章 邏輯代數基礎 1.1 概述 1.2 數製與碼製 1.2.1 二進製 1.2.2 十六進製 1.2.3 不同進製間的轉換 1.2.4 二進製碼 1.3 邏輯代數 1.3.1 基本邏輯運算 1.3.2 復閤邏輯運算 1.3.3 邏輯代數基本定律 1.3.4 邏輯代數基本規則 1.4 邏輯函數 1.4.1 邏輯函數及其錶示方法 1.4.2 邏輯函數的代數變換與化簡 1.4.3 卡諾圖化簡法 1.4.4 具有約束的邏輯函數的化簡 本章小結 目標訓練 習題第2章 邏輯門電路 2.1 概述 2.2 基本邏輯門的功能及錶示方法 2.2.1 二極管與門 2.2.2 二極管或門 2.2.3 三極管非門電路 2.3 復閤邏輯門的功能及錶示方法 2.3.1 與非門 2.3.2 或非門 2.3.3 與或非門 2.3.4 異或門 2.4 數字集成電路 2.4.1 TTL集成邏輯門電路 2.4.2 CMOS集成邏輯門電路 2.5 數字集成電路的電路特性 2.5.1 TTL與非門的電壓傳輸特性 2.5.2 TTL與非門的輸入特性 2.5.3 TTL與非門的輸齣特性 2.5.4 TTL與非門的傳輸延遲時間 2.6 數字集成電路的使用 2.6.1 TTL數字集成電路 2.6.2 CMOS數字集成電路 2.6.3 TTL電路與CMOS電路的接口 本章小結 目標訓練 習題第3章 組閤邏輯電路 3.1 概述 3.2 邏輯功能各種錶示方法的特點及相互轉換 3.2.1 邏輯功能各種錶示方法的特點 3.2.2 各種錶示方法的相互轉換 3.3 組閤邏輯電路的分析方法和設計方法 3.3.1 組閤邏輯電路的分析方法 3.3.2 組閤邏輯電路的設計 3.4 集成組閤邏輯電路 3.4.1 編碼器 3.4.2 譯碼器 3.4.3 數據選擇器和數據分配器 3.4.4 加法器 3.4.5 數值比較器 3.5 組閤邏輯電路中的競爭-冒險現象 3.5.1 競爭-冒險現象及産生的原因 3.5.2 判彆冒險現象的方法 3.5.3 消除冒險現象的方法 本章小結 目標訓練 習題第4章 觸發器 4.1 概述 4.2 基本RS觸發器 4.2.1 電路組成 4.2.2 邏輯功能 4.3 同步觸發器 4.3.1 同步RS觸發器 4.3.2 D觸發器 4.3.3 JK觸發器 4.4 時鍾觸發方式 4.4.1 上升沿觸發 4.4.2 下降沿觸發 4.5 集成觸發器舉例 4.5.1 集成觸發器使用的特殊問題 4.5.2 集成D觸發器 4.5.3 集成JK觸發器 本章小結 目標訓練 習題第5章 時序邏輯電路 5.1 概述 5.2 時序邏輯電路的分析 5.3 計數器 5.3.1 計數器的分類 5.3.2 二進製計數器 5.3.3 N進製計數器 5.3.4 集成計數器 5.4 寄存器 5.4.1 數碼寄存器 5.4.2 移位寄存器 5.4.3 集成寄存器 5.5 同步時序邏輯電路的設計 5.5.1 同步時序電路的設計步驟 5.5.2 設計舉例 本章小結 目標訓練 習題第6章 脈衝波形的産生與變換 6.1 概述 6.2 多諧振蕩器 6.2.1 由門電路組成的多諧振蕩器 6.2.2 石英晶體多諧振蕩器 6.3 單穩態觸發器 6.3.1 由門電路組成的微分型單穩態觸發器 6.3.2 集成單穩態觸發器 6.3.3 單穩態觸發器的應用 6.4 施密特觸發器 6.4.1 由門電路組成的施密特觸發器 6.4.2 集成施密特觸發器 6.4.3 施密特觸發器的應用 6.5 555定時器及應用 6.5.1 555定時器的電路結構及功能 6.5.2 定時器應用舉例 6.6 綜閤設計——震動報警器 6.6.1 設計內容與要求 6.6.2 震動報警器電路組成及工作原理 6.6.3 主要元器件選擇 6.6.4 應用Multisim對震動報警器電路進行仿真實驗 6.6.5 震動報警器電路組裝調試 本章小結 目標訓練 習題第7章 數字信號與模擬信號的轉換 7.1 概述 7.2 數模轉換器 7.2.1 D／A轉換的基本原理及分類 7.2.2 權電阻網絡D／A轉換器 7.2.3 倒T形電阻網絡D／A轉換器 7.2.4 D／A轉換器的主要技術參數 7.2.5 集成D／A轉換器 7.3 模數轉換器 7.3.1 A／D轉換的基本原理及分類 7.3.2 並聯比較型A／D轉換器 7.3.3 逐次漸近型A／D轉換器 7.3.4 雙積分型A／D轉換器 7.3.5 A／D轉換器的主要技術參數 7.3.6 集成A／D轉換器 本章小結 目標訓練 習題第8章 半導體存儲器 8.1 概述 8.2 隨機存儲器（RAM） 8.2.1 靜態隨機存儲器（SRAM） 8.2.2 動態隨機存儲器（DRAM） 8.3 隻讀存儲器（ROM） 8.3.1 掩模隻讀存儲器 8.3.2 可編程隻讀存儲器（PROM） 8.4 可擦寫隻讀存儲器（EPROM） 8.4.1 EPROM 8.4.2 E2PROM 8.4.3 快閃存儲器（Flash Memory） 8.5 用存儲器實現組閤邏輯函數 8.6 RAM的擴展 8.6.1 RAM的位擴展 8.6.2 RAM的字擴展 8.6.3 RAM的位、字同時擴展 本章小結 目標訓練 習題第9章 可編程邏輯器件 9.1 概述 9.2 可編程邏輯器件的分類 9.3 可編程邏輯器件的基本結構 9.3.1 現場可編程邏輯陣列（FPLA）的基本結構 9.3.2 可編程陣列邏輯（PAL） 9.3.3 通用陣列邏輯（GAL） 9.3.4 可擦除的可編程邏輯器件（EPLD）的基本結構 9.3.5 現場可編程門陣列（FPGA）的基本結構 9.4 可編程邏輯器件編程 本章小結 目標訓練 習題第10章 綜閤實訓 10.1 概述 10.2 智力競賽搶答器 10.2.1 實訓內容與要求 10.2.2 智力競賽搶答器的電路組成及工作原理 10.2.3 主要元器件選擇 10.2.4 組裝調試 10.3 數字電壓錶 10.3.1 實訓內容與要求 10.3.2 數字電壓錶的電路組成及工作原理 10.3.3 主要元器件選擇 10.3.4 組裝調試 10.4 數字電子鍾 10.4.1 實訓內容與要求 10.4.2 數字電子鍾的電路組成及工作原理 10.4.3 主要元器件選擇 10.4.4 組裝調試 10.5 簡易邏輯分析儀 10.5.1 實訓內容與要求 10.5.2 簡易邏輯分析儀的電路組成及工作原理 10.5.3 主要元器件選擇 10.5.4 組裝調試 目標訓練 習題參考文獻
· · · · · · (收起)