基于Quartus II的计算机组成与体系结构综合实验教程 pdf epub mobi txt 电子书 下载 2025

前言第1章 绪论 1.1 计算机系统的组成 1.1.1 计算机硬件的组成 1.1.2 计算机软件的组成 1.2 计算机系统的层次结构 1.2.1 计算机系统的多级层次结构 1.2.2 软件与硬件的逻辑等价性 1.3 计算机的工作过程第2章 Quartus Ⅱ 8.0基本使用方法 2.1 概述 2.2 Ouartus Ⅱ 8.0设计流程 2.3 Quartus Ⅱ设计方法 2.4 例解Quartus Ⅱ 8.0设计第3章 常用基本器件设计 3.1 寄存器设计 3.1.1 寄存器原理图设计 3.1.2 寄存器工作原理 3.1.3 寄存器程序描述 3.1.4 寄存器仿真 3.2 移位运算器设计 3.2.1 移位运算器原理图设计 3.2.2 移位运算器程序描述 3.2.3 移位运算器仿真 3.3 加减法运算器设计 3.3.1 加减法单元原理图设计 3.3.2 加减单元编码 3.3.3 多位加减法单元连接 3.3.4 加减法运算器原理图设计 3.3.5 加减法运算器程序描述 3.3.6 加减法运算器仿真 3.4 乘法运算器设计 3.4.1 乘法阵列原理图设计 3.4.2 乘法阵列编码 3.4.3 有符号数乘法运算器 3.5 同步计数器设计 3.5.1 设备同步工作 3.5.2 程序计数器 3.5.3 通用计数器 3.6 节拍器设计 3.6.1 节拍器电路设计 3.6.2 节拍器程序描述 3.6.3 节拍器工作原理 3.7 译码器设计 3.7.1 译码器电路设计 3.7.2 译码器程序描述 3.7.3 选择与通断控制电路 3.8 标志线设计 3.8.1 累加器标志线设计 3.8.2 数据监测标志设计 3.9 存储器设计 3.9.1 地址译码器设计 3.9.2 存储单元设计 3.9.3 256存储单元存储器设计第4章 计算机设计实例 4.1 简单计算机实验 4.1.1 设计8位累加器A 4.1.2 设计8位数据寄存器B 4.1.3 设计运算器ALU 4.1.4 设计8位输出寄存器O 4.1.5 设计4位地址寄存器MAR 4.1.6 设计EROM 4.1.7 设计8位指令寄存器IR 4.1.8 设计4位程序计数器 4.1.9 设计控制器CONT 4.1.10 设计加减运算计算机整机结构 4.1.11 功能仿真 4.1.12 实验小结 4.2 计算机整体设计 4.2.1 计算机组成结构 4.2.2 计算机功能设计目标 4.2.3 确定指令系统 4.3 总线结构设计 4.3.1 连接存储器和运算器 4.3.2 累加器、计数器连人总线 4.3.3 操作数寄存器、数据寄存器、输出寄存器连入总线 4.4 指令系统设计 4.4.1 指令全程分析 4.4.2 计算机指令全程表 4.5 控制器设计 4.5.1 控制器的基本功能和结构 4.5.2 时序控制信号 4.5.3 微程序控制器 4.5.4 硬联控制器 4.6 输入接口设备设计 4.6.1 缓冲区接口电路 4.6.2 操作系统的设计 4.7 计算机总体设计 4.7.1 顶层结构 4.7.2 输入程序数据控制 4.8 程序运行测试 4.8.1 顶层文件与连接驱动程序 4.8.2 检验程序执行第5章 实训项目 5.1 运算器 5.1.1 基本运算器实验 5.1.2 多通路运算器与寄存器堆设计实验 5.1.3 阵列乘法器设计实验 5.2 存储系统 5.2.1 FIFO先进先出存储器实验 5.2.2 Cache控制器设计实验一 5.3 控制器 5.3.1 时序发生器设计实验 5.3.2 微程序控制器实验 5.4 系统总线与总线接口 5.4.1 系统总线和具有基本输人、输出功能的总线接口实验 5.4.2 具有DMA控制功能的总线接口实验 5.5 指令系统 5.5.1 计算机系统的指令系统 5.5.2 基于CISC技术的模型计算机设计实验 5.5.3 基于RISC技术的模型计算机设计实验 5.6 时间并行性为特征的计算机系统 5.6.1 基于重叠技术的模型计算机设计实验 5.6.2 具有三级流水的模型机设计实验 5.7 指令并行性为特征的计算机系统参考文献附录 实验硬件平台及软件使用说明 附录A TD.cMA系统硬件环境 A1 系统硬件布局图 A2 系统实验单元电路 附录B 软件使用说明 B1 TD-CMA软件界面窗口介绍 B2 菜单功能介绍 附录C 实用芯片介绍
· · · · · · (收起)