《Verilog HDL高級數字設計(第2版)(英文版)》依據數字集成電路係統工程開發的要求與特點，利用Verilog HDL對數字係統進行建模、設計與驗證，對ASIC/FPGA係統芯片工程設計開發的關鍵技術與流程進行瞭深入講解，內容包括：集成電路芯片係統的建模、電路結構權衡、流水、多核微處理器、功能驗證、時序分析、測試平颱、故障模擬、可測性設計、邏輯綜閤、後綜閤驗證等集成電路係統的前後端工程設計與實現中的關鍵技術及設計案例。書中以大量設計實例敘述瞭集成電路係統工程開發需遵循的原則、基本方法、實用技術、設計經驗與技巧。
《Verilog HDL高級數字設計(第2版)(英文版)》既可作為電子與通信、電子科學與技術、自動控製、計算機等專業領域的高年級本科生和研究生的教材或參考資格，也可用於電子係統設計及數字集成電路設計工程師的專業技術培訓。
具體描述
讀後感
評分
評分
評分
評分
評分
用戶評價
评分
非常不錯
评分翻譯有點，
评分翻譯有點，
评分翻譯有點，
评分非常不錯
相關圖書
本站所有內容均為互聯網搜索引擎提供的公開搜索信息，本站不存儲任何數據與內容，任何內容與數據均與本站無關，如有需要請聯繫相關搜索引擎包括但不限於百度，google,bing,sogou 等
© 2025 qciss.net All Rights Reserved. 小哈圖書下載中心 版权所有