SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extensions address two major aspects of HDL based design. First, modeling very large designs with concise, accurate, and intuitive code. Second, writing high-level test programs to efficiently and effectively verify these large designs. This book, SystemVerilog for Design, addresses the first aspect of the SystemVerilog extensions to Verilog. Important modeling features are presented, such as two-state data types, enumerated types, user-defined types, structures, unions, and interfaces. Emphasis is placed on the proper usage of these enhancements for simulation and synthesis. A companion to this book, SystemVerilog for Verification, covers the second aspect of SystemVerilog.
具体描述
读后感
这本书主要是从硬件方面来对SV进行介绍的，也就是介绍SV在硬件实现方面的强大功能。 很好的一点是，它是对照着verilog来介绍的。同样的功能，Verilog会怎样处理，而SV又会怎样处理，这样能够很容易地加深对SV的理解。 看这本书用了我2天的时间。当然，只是粗略读了一遍，但是...
评分这本书主要是从硬件方面来对SV进行介绍的，也就是介绍SV在硬件实现方面的强大功能。 很好的一点是，它是对照着verilog来介绍的。同样的功能，Verilog会怎样处理，而SV又会怎样处理，这样能够很容易地加深对SV的理解。 看这本书用了我2天的时间。当然，只是粗略读了一遍，但是...
评分这本书主要是从硬件方面来对SV进行介绍的，也就是介绍SV在硬件实现方面的强大功能。 很好的一点是，它是对照着verilog来介绍的。同样的功能，Verilog会怎样处理，而SV又会怎样处理，这样能够很容易地加深对SV的理解。 看这本书用了我2天的时间。当然，只是粗略读了一遍，但是...
评分这本书主要是从硬件方面来对SV进行介绍的，也就是介绍SV在硬件实现方面的强大功能。 很好的一点是，它是对照着verilog来介绍的。同样的功能，Verilog会怎样处理，而SV又会怎样处理，这样能够很容易地加深对SV的理解。 看这本书用了我2天的时间。当然，只是粗略读了一遍，但是...
评分这本书主要是从硬件方面来对SV进行介绍的，也就是介绍SV在硬件实现方面的强大功能。 很好的一点是，它是对照着verilog来介绍的。同样的功能，Verilog会怎样处理，而SV又会怎样处理，这样能够很容易地加深对SV的理解。 看这本书用了我2天的时间。当然，只是粗略读了一遍，但是...
用户评价
相关图书
本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等
© 2025 book.wenda123.org All Rights Reserved. 图书目录大全 版权所有