前言
第1章　概述
1.1　什麼是信號完整性
1.2　si問題的根源
1.3　新的設計方法
1.4　si設計的難點
1.5　si設計的誤區
1.6　關於經驗法則
1.7　si設計與 si仿真
1.8　si設計的特點
1.9　基礎的重要性
1.10　小結
第2章　數字信號頻譜與帶寬
2.1　周期信號的單邊譜
2.2　周期信號的雙邊譜
2.3　單邊譜與雙邊譜的關係
2.4　理想方波信號的頻譜
2.5　方波信號的頻譜特徵
2.6　信號帶寬與上升時間的關係
2.7　梯形波的頻譜特徵
2.8　信號帶寬0.35tr是如何得到的
2.9　信號帶寬0.5tr指的是什麼
2.10　關於信號帶寬的補充說明
2.11　小結
第3章　傳輸綫
3.1　什麼是傳輸綫
3.2　信號的傳輸方式
3.3　傳輸綫的返迴電流
3.4　傳輸綫的分布電容
3.5　單位長度電容
3.6　介電常數、等效介電常數
3.7　傳輸綫的分布電感
3.8　迴路電感
3.9　單位長度電感
3.10　波傳播的lc參數錶示
3.11　瞬態阻抗與特性阻抗
3.12　影響特性阻抗的因素
3.13　參考平麵
3.14　返迴電流的分布
3.15　傳輸綫的延時
3.16　理想傳輸綫的集總參數模型
3.17　耦閤傳輸綫模態分析
3.18　模態對阻抗的影響
3.19　綫間距對阻抗的影響
3.20　有損傳輸綫
3.21　趨膚效應
3.22　直流電阻、交流電阻、傳導損耗
3.23　鄰近效應
3.24　錶麵粗糙度
3.25　介質損耗
3.26　復介電常數
3.27　有損傳輸綫的特性阻抗與延時
3.28　小結
第4章　信號的反射與端接
4.1　反射是怎麼形成的
4.2　使用反彈圖計算反射波形
4.3　正反射和負反射的含義
4.4　有限上升時間信號的反射波形
4.5　容性阻抗不連續
4.6　互連綫末端容性負載的反射
4.7　互連綫中間容性負載的反射
4.8　容性負載對時間延遲的影響
4.9　容性負載對傳輸綫阻抗的影響
4.10　感性阻抗不連續
4.11　互連綫末端感性負載的反射
4.12　互連綫中間感性負載的反射
4.13　感性負載對時間延遲的影響
4.14　殘樁與分支的影響
4.15　臨界長度
4.16　多長的走綫需要端接
4.17　如何估計驅動器的輸齣阻抗
4.18　端接方法
4.19　拓撲結構
4.20　串聯端接中的樁綫
4.21　並聯端接位置
4.22　分支結構中阻尼電阻的應用
4.23　tdr阻抗測量
4.24　小結
附錄4.1　綫路末端的電容
附錄4.2　綫路中間的電容
附錄4.3　綫路末端的電感
附錄4.4　綫路中間的電感
第5章　串擾
5.1　串擾形成的根源
5.2　耦閤長度
5.3　容性串擾
5.4　感性串擾
5.5　近端串擾和遠端串擾
5.6　近端串擾的飽和
5.7　遠端串擾的飽和與模態分解
5.8　邊沿耦閤與寬邊耦閤的串擾
5.9　影響串擾的因素
5.10　串擾對信號的影響
5.11　串擾與時序
5.12　蛇形走綫與信號的延遲
5.13　保護地綫
5.14　端接與串擾
5.15　減小串擾的常用方法
5.16　小結
附錄　遠端串擾兩種解釋的等效性證明
第6章　s參數
6.1　網絡分析基礎
6.2　s參數定義
6.3　從頻域的角度理解s參數
6.4　s11的含義
6.5　s11與輸入阻抗
6.6　使用 s11提取特性阻抗
6.7　s11與瞬時阻抗
6.8　s21的含義
6.9　s21相位與傳輸延時
6.10　s21與通道響應
6.11　s參數對稱性及能量守恒
6.12　s參數中的紋波
6.13　多端口s參數
6.14　s參數與串擾
6.15　小結
第7章　互連綫中的阻抗不連續
7.1　分支結構
7.2　參考平麵的寬度
7.3　互連綫跨分割
7.4　過孔
7.5　小結
第8章　差分互連
8.1　差分傳輸
8.2　差分對的返迴電流
8.3　差分信號抗噪聲原理
8.4　差分互連中的阻抗參數
8.5　差分互連的反射與端接
8.6　差分互連的串擾
8.7　差分與共模的相互轉化
8.8　差分s參數
8.9　差分對的等長等距
8.10　鬆耦閤還是緊耦閤
8.11　小結
第9章　抖動
9.1　抖動的含義
9.2　jitter描述方法
9.3　jitter統計特性
9.4　jitter、ber、眼圖之間關係
9.5　jitter分類及産生原因
9.6　jitter分離
9.7　clock jitter與相噪
9.8　小結
第10章　均衡
10.1　互連中的信號畸變
10.2　碼間乾擾
10.3　碼間乾擾與帶寬
10.4　離散係統的碼間乾擾
10.5　均衡原理
10.6　均衡分類
10.7　無源ctle
10.8　有源ctle
10.9　離散時間綫性均衡
10.10　使用zfs算法確定ffe抽頭係數
10.11　使用mmse算法確定ffe抽頭係數
10.12　反饋判決均衡
10.13　小結
第11章　電源完整性
11.1　為什麼要重視電源噪聲問題
11.2　pdn係統的噪聲來源
11.3　電容去耦的兩種解釋
11.4　理想情況的去耦電容量
11.5　實際電容的特性
11.6　安裝電感與自諧振頻率
11.7　目標阻抗的設計方法
11.8　相同容值電容的並聯
11.9　不同容值電容的並聯
11.10　容值差對諧振峰的影響
11.11　esr對諧振峰的影響
11.12　安裝電感對諧振峰的影響
11.13　去耦網絡電容的配置方法
11.14　阻抗麯綫形狀與電源噪聲
11.15　在多大頻率範圍內去耦
11.16　去耦電容的擺放
11.17　去耦電容的安裝
11.18　pdn係統的直流壓降
11.19　小結
· · · · · · (收起)