第1章 緒論 1.1 數字信號處理概述 1.2 FPGA技術 1.2.1 按顆粒度分類 1.2.2 按技術分類 1.2.3 FPL的基準 l.3 DSP的技術要求 1.4 設計實現 1.4.1 FPGA的結構 1.4.2 Altera EPF710K70RC240-4 1.4.3 案例研究：頻率閤成器 1.5 練習第2章 計算機算法 2.1 概述 2.2 數字錶示法 2.2.1 定點數 2.2.2 非傳統定點數 2.2.3 浮點數 2.3 二進製加法器 2.3.1 流水綫加法器 2.3.2 模加法器 2.4 二進製乘法器 2.5 二進製除法器 2.5.1 綫性收斂的除法算法 2.5.2 快速除法器的設計 2.5.3 陣列除法器 2.6 浮點算法的實現 2.6.1 定點數到浮點數的格式轉換 2.6.2 浮點數到定點數的格式轉換 2.6.3 浮點數乘法 2.6.4 浮點數加法 2.6.5 浮點數除法 2.6.6 浮點數倒數 2.6.7 浮點數閤成結果 2.7 MAC與SOP 2.7.1 分布式算法基礎 2.7.2 有符號的DA數製 2.7.3 改進的DA解決方案 2.8 利用CORDIC計算特殊函數 2.9 練習第3章 有限脈衝響應(FIR)數字濾波器 3.1 數字濾波器 3.2 FIR理論 3.2.1 具有轉置結構的FIR濾波器 3.2.2 FIR濾波器的對稱性 3.2.3 綫性相位FIR濾波器 3.3 設計FIR濾波器 3.3.1 直接窗函數設計方法 3.3.2 等同紋波設計方法 3.4 常係數FIR設計 3.4.1 直接FIR設計 3.4.2 具有轉置結構的FIR濾波器 3.4.3 采用分布式算法的FIR濾波器 3.5 練習第4章 無限脈衝響應(IlR)數字濾波器 4.1 IIR理論 4.2 IIR係數的計算 4.3 IIR濾波器的實現 4.3.1 有限字長效應 4.3.2 濾波器增益係數的最優化 4.4 快速IIR濾波器 4.4.1 時域交叉 4.4.2 群集和分散預先考慮的流水綫技術 4.4.3 IIR抽取設計 4.4.4 並行處理 4.4.5 采用RNS的IIR設計 4.5 練習第5章 多級信號處理 5.1 抽取和插值 5.1.1 Noble恒等式 5.1.2 用有理數因子進行采樣速率轉換 5.2 多相分解 5.2.1 遞歸IIR抽取器 5.2.2 快行FIR濾波器 5.3 Hogenauer CIC：濾波器 5.3.1 單級CIC案例研究 5.3.2 多級CIC濾波器理論 5.3.3 幅值與混疊畸變 5.3.4 Hogenaur“剪除”理論 5.3.5 CICRNS設計 5.4 多級抽取器 5.5 作為通頻帶抽取器的頻率采樣濾波器 5.6 濾波器組 5.6.1 均勻DFT濾波器組 5.6.2 雙信道濾波器組 5.7 小波分析 5.8 練習第6章 傅立葉變換 6.1 離散傅立葉變換算法 6.1.1 用DFT近似傅立葉變換 6.1.2 DFT的屬性 6.1.3 Goertzel算法 6.1.4 Bluestein Chirp-z變換 6.1.5 Rader算法 6.1.6 Winograd DFT算法 6.2 快速傅立葉變換算法 6.2.1 Cooley-Tukey FFT算法 6.2.2 Good Thomas FFT算法 6.2.3 Winograd FFT算法 6.2.4 DFT和FFT算法的比較 6.3 傅立葉相關的變換 6.3.1 利用DFT計算DCT 6.3.2 快速直接DCT實現 6.4 練習第7章 前沿課題 7.1 矩形變換和數論變換 7.1.1 算術模2b正負1 7.1.2 采用NTT的高效捲積 7.1.3 采用NTT的快速捲積 7.1.4 NTT的多維索引映射和Agarwal-Burrus NTT 7.1.5 用NTT計算DFT矩陣 7.1.6 NTT的索引映射 7.1.7 用矩形變換計算DFT 7.2 差錯控製和加密技術 7.2.1 源自編碼理論的基本概念 7.2.2 分組碼 7.2.3 捲積碼 7.2.4 FPGA的加密技術算法 7.3 調製和解調? 7.3.1 基本的調製概念 7.3.2 非相乾解調 7.3.3 相乾解調 7.4 練習第8章 自適應濾波器 8.1 自適應濾波器的應用 8.1.1 乾擾的消除 8.1.2 預測 8.1.3 反演模擬 8.1.4 辨識 8.2 最優估計技術 8.3 Widrow.Hoff最小二乘法算法 8.3.1 學習麯綫 8.3.2 標準化的LMS(Normalized LMS) 8.4 變換域LMS算法 8.4.1 快速捲積技術 8.4.2 應用正交變換 8.5 LMS算法的實現 8.5.1 量化效應 8.5.2 LMS算法的F=PGA設計 8.5.3 流水綫級LMS濾波器 8.5.4 轉置形式的LMS濾波器 8.5.5 DLMS算法的設計 8.5.6 應用SIGNUM函數(正負號函數)的LMS設計 8.6 遞歸最小二乘法算法 8.6.1有限記憶的RLS算法 8.6.2快速RLS算法的Kalman實現 8.6.3快速後驗Kalman RLS算法 8.7 LMS與RLS參數的比較 8.8 練習附錄A Verilog源代碼附錄B VHDL和Verilog編碼 B.1 示例列錶 B.2 參數化的模塊庫(LPM) B.2.1 參數化的觸發器兆函數(1pm_ff) B.2.2 參數化的加法器/減法器兆函數(1pm_add_sub) B.2.3 參數化的乘法器兆函數(1pIn_mult) B.2.4 參數化的ROM兆函數(1pm_rom) B.2.5 參數化的除法器兆函數(1pm_dividel附錄C 術語匯編附錄D CD.ROM文件“1 readme.ps” D.1 使用MaxPLuslI以外的其他編譯器 D.1.1 FPGA_Compiler II D.1.2 模型技術 D.2 實用程序和文件參考文獻
· · · · · · (收起)